江苏大学京江学院计算机专业数字逻辑实验平台/计算机组成原理实验平台招标公告
微信分享
关注项目
标讯收藏
| 项目名称 | 省份 | ||
| 业主单位 |
认领
立即查看
|
业主类型 | |
| 总投资 | 建设年限 | ||
| 建设地点 | |||
| 审批机关 | 审批事项 | ||
| 审批代码 | 批准文号 | ||
| 审批时间 | 审批结果 | ||
| 建设内容 | |||
江苏大学京江学院计算机专业数字逻辑实验平台/计算机组成原理实验平台 招 标 公 告 江苏大学因教学科研需要，拟购置如下仪器设备，经费已经落实到位，现欢迎符合相关条件的供应商参加投标。 本次招标信息如下： 1、 招 标 编 号：JSDXZBCG-京江学院009 招标项目名称：江苏大学京江学院计算机专业需购置数字逻辑实验平台/计算机组成原理实验平台一批 1.1、 资格审查方式：资格预审。 1.2、 资格审查时间：2018年4月 12 日 9 时00 分，潜在投标人提前15分钟到达现场。 1.3、 资格审查地点：江苏大学行政2号楼302室。 2、 申请人应具备的必要资格条件 2.1、 符合国家相关法律及江苏大学招投标管理办法等的规定； 2.2、 具有独立订立合同的能力且信誉良好； 2.3、 具有本次招标货物的供货、安装、售后服务等的成功经验和相应能力； 2.4、 本次采购接受进口产品投标； 2.5、 本次采购不接受联合体投标。 3、 资格审查时潜在投标人需提供的材料(复印件均需加盖公章)： 3.1、 法人代表授权委托书原件（格式见附件二）； 3.2、 法人代表身份证复印件； 3.3、 被授权代表人本人身份证复印件，查看原件； 3.4、 企业营业执照副本复印件（需加盖公章）； 3.5、 提供投标人2016年1月1日以来同类项目销售业绩清单及业绩合同复印件2份（原件备查）。 3.6、 生产厂家针对本项目的代理资格证明文件复印件或者针对本项目的专项授权书原件；一个生产厂家只能针对本项目发一个授权；（本项目需要授权） 4、 招标文件获取及售价： 4.1、 资格审查合格单位数量达3家及以上的，当场发放招标文件；资格审查合格单位数量小于3家的，招标人不发放招标文件，重新组织招标；重新招标失败的按相关规定执行； 4.2、 招标文件售价：人民币200元，发放招标文件时交纳。售后不退。 5、 投标确认： 5.1、 资格审查合格的潜在投标人在领取招标文件时，当场确认是否参加投标，并填写“供应商参与投标确认函”（格式见附件三），法人授权代表签字确认后有效； 5.2、 如潜在投标人未按上述要求操作或不履行承诺，将自行承担所产生的风险。 6、 投标截止时间及开标时间、开标地点：详见招标文件。 7、 与本次招标有关的事宜请按下列通讯方式联系： 7.1、 技术咨询：江苏大学计算机学院 马老师 13775545267 7.2、 商务咨询： 7.2.1、 江苏大学实验室与设备管理处 杨老师 0511－88797345 7.2.2、 江苏大学采购与招标办公室 徐老师 0511－88790072 7.3、 联系地址：江苏省镇江市学府路301号行政2号楼3楼302室 7.4、 Email：ycl@ujs.edu.cn. 江苏大学采购与招标办公室 2018年4月3日 京江学院数字计算机硬件实验平台及软件实验室设备技术要求 数字逻辑实验平台/计算机组成原理实验平台 EDA/SOPC 实验开发系统是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。整个开发系统由核心板、系统板和扩展板构成，根据用户不同的需求配置成不同的开发系统。 核心板自成小系统，只需外接5V直流电源即可以开发设计，主芯片可用Altera公司的Cyclone系列EP1C12、EP2C20、EP2C35等。不同的核心板上配置了不同开发需求的FLASH、SRAM、高速时钟和配置芯片以及JTAG、AS调试接口、电源管理、专用扩展接口等。同时核心板灵活的扩展方式，可以根据用户的不同开发项目很方便的扩展不同的外围接口。 一、数字逻辑实验平台主要性能参数（35套） 核心板采用6层高精度PCB设计，系统运行更加稳定、可靠。 主芯片采用Altera公司的Cyclone 系列级FPGA EP1C12F324C8N，门电路高达30万 FPGA配置芯片采用EPCS4，容量高达4M BIT，采用AS模式编程，擦写次数高达上万次。 提供AS、JTAG两种编程模式。标准配置ByteBlaster II电缆一根。 一路50M高速、稳定系统时钟源。一路系统复位电路。 系统电源管理模块能够提供+5V、+3.3V、+2.5V等多种不同电压的电源输出供系统使用。 提供两路SRAM，芯片采用IDT71V416-10P。容量高达256K*32BIT。 一路FLASH 芯片采用AM29L017D。容量高过2M*8BIT。 系统提供四位通用的复位按键和四位通用的发光管和一个静态七段码管显示。 提供三路高速扩展接口和一路电源输入接口。 EDA/SOPC系统板 标配128*240大屏幕LCD。用户可更换不同规格的LCD显示屏和触摸屏。 系统自带USB下载器。 1个模块信号模块，可提供频率、幅度均可调的正弦波、三角波、方波等信号波形。 1个数字时钟输出模块，可提供48M至1HZ的数字脉冲信号。 1个VGA接口。 2个串行接口。 1个Ethernet10M/100M高速接口，利用RTL8019芯片实现TCP/IP协议转换。 2个PS2接口，可以接键盘或鼠标。 1个I2C接口的E2PROM，型号为AT24C08N。 1个音频CODEC模块（立体声双通道输出）。 1个音频喇叭输出模块。 1个USB接口，利用PDIUSBD12芯片实现USB协议转换以及与其它设备的通信。 1个8位高速并行ADC接口模块，速度高达40 Msps。 1个8位高速并行DAC接口模块速度高达33 Msps。 1个串行A/D转换接口。 1个RTC实时时钟芯片，具有时钟掉电保护、电池在线式充电功能。 12个拨动开关和8个按键开关输入 16个发光LED显示。 1个八位七段码管显示模块。 16x16矩阵led点阵显示模块。 1个电压控制的直流电机和1个四相的步进电机模块。 1个交通灯模块。 1个数字温度传感和1个霍尔传感器模块。 两路高速扩展模块。 多路电源输出（均带过流、过压保护）。 二、 计算机组成原理实验平台（35套） （1）该实验平台采用Altera DE2-115教育开发平台主要性能参数 Cyclone IV EP4CE115 为 Cyclone IV FPGA 系列之最大器件。此芯片具有 114,480 个逻辑单元（LEs）、高达 3.9 Mbits 的随机存储器、内嵌266个 乘法器，以及低功耗等特质，4 个通用 PLLs、528 个用户自定义 I/Os l 配置芯片与 USB Blaster 电路：EPCS64 配置芯片、 内建 USB Blaster 电路、支持 JTAG 与 AS 模式 l 内存：128MB (32Mx32bit) SDRAM、2MB (1Mx16) SRAM、 8MB (4Mx16) Flash with 8-bit mode、32Kbit EEPROM l 滑动开关和 LED 指示器：18 个滑动开关和 4 个按钮、 9 个绿色LEDs, 18 个红色 LEDs、 8 个七段显示器 l Audio: 24-bit CD 质量编码器与解码器、输入/输出与麦克风输入接头 l Display: 16x2 LCD module l On-Board Clocking Circuitry:3 个 50MHz 振荡器时钟输入、SMA 接头(external clock input/output) l SD Card Socket:支持 SPI 以及 SD 1-bit 两种 SD Card 读取模式 l 2 个千兆以太网接口:高度集成的 10/100/1000M 网络芯片、支持工业以太网 IP 核 l 172-pin High Speed Mezzanine Card (HSMC):用户可配置的 I/O 标准（电压标准：3.3/2.5/1.8/1.5V） l USB Type A and B:支持 USB 2.0 标准的 USB主/从控制器、支持全速和低速数据传输、立即可用的 PC 端驱动程序 l Power:桌面型 DC 适配器、开关型降压稳压芯片 LM3150MH (2).调试器 与Altera DE2-115配套使用的调试器。 三、PC机与数字逻辑与组成原理实验平台配套的计算机主要参数（35台）
注：上述设备实验箱部分质保期要求三年免费质保 法人代表授权委托书 （投标单位全称）__________________________法定代表人（姓名）____________授权（全权代表姓名）____________为全权代表，参加贵单位组织的（项目名称）___________________________项目的投标，招标编号为________________，其在招标中的一切活动本单位均予承认。 法定代表人签字：______________ 单位公章： 二0一八年______月______日 全权代表姓名：_________________________________________ 职 务：_________________________________________ 详细通讯地址：_________________________________________ 传 真：_________________________________________ 电 话：_________________________________________ 手 机：_________________________________________ 邮 箱：_________________________________________ 邮 编：_________________________________________ 附件三： 供应商参与投标确认函 江苏大学实验室与设备管理处： 本单位自愿参加招标编号为 、招标项目名称为 项目的投标，在获得招标文件后，按贵方投标文件要求交纳相应费用，并保证准时参加投标，特此确认。 授权代表姓名： 联系电话： 手机号码： 单位名称（公章）： 年 月 日 注意事项 1、供应商如确定参加资格审查及参加投标,请填写本函，参与资格审查时一并带（或寄）来，如果不能现场参加资格审查，请于招标公告资格审查截止时间的前一天下午5：00前，按本招标公告的联系方式，将《供应商参与投标确认函》送（或寄）达江苏大学实验室与设备管理处。 2、确认参与的投标单位故意缺席投标的，招标人有权保留拒绝以后一段时间内参与我校仪器设备招投标商务活动的权利。 江苏大学实验室与设备管理处联系方式： 联系电话：0511－88797345 联系人：杨春犁 邮箱：ycl@ujs.edu.cn |
微信扫码关注
